제1장 서론 1.1 Jacquard, Babbage 및 Boole 1.2 포화형과 불포화형 논리회로 1.3 디지털 집적회로 제2장 수 체계와 코드 2.1 아날로그 양의 디지털 표시 2.2 10진수 2.3 2진수 2.4 8진수 2.5 16진수 2.6 수의 코드화 2.7 ASCII 코드 제3장 논리게이트 3.1 논리적(AND) 3.2 논리합(OR) 3.3 부정(NOT) 3.4 정(正)논리시스템과 부(負)논리시스템 3.5 타이밍 분석 3.6 인에이블과 디스에이블 기능 3.7 IC 논리게이트 3.8 NAND 게이트 3.9 NOR 게이트 3.10 논리게이트 3.11 논리게이트의 요약 제4장 부울대수 4.1 기본공식 4.2 여러 가지 정리 4.3 표준형 4.4 대수계산 4.5 드 모르강의 정리 4.6 NAND와 NOR 게이트의 보편성 4.7 곱의 합과 AND-OR-INVERT 제5장 최소화 방법 5.1 Consensus 이론 5.2 곱하여 펼침(Multiplying out) 5.3 부울대수 공식을 이용하는 법 5.4 조합회로 설계 5.5 최대항과 최소항 5.6 베치도(Veitch diagram) 5.7 카르나프도(Karnaugh diagram) 5.8 카르노도의 다단계 5.9 퀸 맥크러스키법(Quine-Mcclusky method) 제6장 연산회로 6.1 2진 연산 6.2 2의 보수 6.3 2의 보수의 연산 6.4 16진 연산 6.5 BCD 연산 6.6 연산회로 6.7 4비트 가산기 IC 6.8 시스템 설계와 응용 6.9 연산논리장치(Arithmetic logic units) 제7장 직접회로와 특성 7.1 집적회로의 발전 7.2 기본 논리시리즈 7.3 그 이외의 논리게이트 7.4 TTL 패밀리(TTL Family) 제8장 플립플롭 8.1 S-R 플립플롭 8.2 게이트 입력을 가진 D 플립플롭 8.3 마스터-슬레이브 JK 플립플롭 8.4 동기식 JK 플립플롭 8.5 D 플립플롭 8.6 T 플립플롭 8.7 동기식 순서회로 제9장 카운터회로와 응용 9.1 리플 카운터 9.2 동기식 2진 카운터 9.3 리플캐리(순차자리 올림)의 동기 2진 카운터 9.4 2진 업/다운 카운터 9.5 N체분 카운터의 설계 9.6 BCD 카운터 9.7 MOD-N 카운터 설계 9.8 7-세그먼트 LED 표시 디코더 9.9 카운터용 IC 제10장 시프트 레지스터 10.1 시프트 레지스터의 원리 10.2 병렬입력-직렬출력 전환 10.3 직렬입력-병렬출력 전환 10.4 링 시프트 카운터와 존슨 카운터 10.5 시프트 레지스터 ICS 10.6 디지털 클럭 제11장 멀티바이브레이터와 555타이머 11.1 멀티바이브레이터 11.2 캐패시터의 충전과 방전 11.3 비안정 멀티바이브레이터 11.4 단안정 멀티바이브레이터 11.5 단안정 멀티바이브레이터 집적회로 11.6 555 IC 타이머-비안정 11.7 555 IC 타이머-단안정 제12장 입출력 장치 12.1 입출력 인터페이스(I/O Interface) 12.2 입출력 제어장치(I/O Control Unit) 12.3 입출력 채널(I/O Channel) 12.4 입출력 장치(I/O Device) 제13장 D/A 및 A/D 변환 13.1 시간 및 진폭 양자화 13.2 D/A 변환기 13.3 A/D 변환 13.4 D/A 및 A/D 변환기의 술어