ÄÜÅÙÃ÷ »ó¼¼º¸±â
½±°Ô Àд Çϵå¿þ¾î & ¼ÒÇÁÆ®¿þ¾îÀÇ ¿ø¸®¿Í ±¸Á¶


½±°Ô Àд Çϵå¿þ¾î & ¼ÒÇÁÆ®¿þ¾îÀÇ ¿ø¸®¿Í ±¸Á¶

½±°Ô Àд Çϵå¿þ¾î & ¼ÒÇÁÆ®¿þ¾îÀÇ ¿ø¸®¿Í ±¸Á¶

<ÀÌÀ翵>,<ÇѼ¼°æ> °øÀú | ·ÎµåºÏ

Ãâ°£ÀÏ
2022-01-24
ÆÄÀÏÆ÷¸Ë
ePub
¿ë·®
19 M
Áö¿ø±â±â
PC½º¸¶Æ®ÆùÅÂºí¸´PC
ÇöȲ
½Åû °Ç¼ö : 0 °Ç
°£·« ½Åû ¸Þ¼¼Áö
ÄÜÅÙÃ÷ ¼Ò°³
ÀúÀÚ ¼Ò°³
¸ñÂ÷
ÇÑÁÙ¼­Æò

ÄÜÅÙÃ÷ ¼Ò°³

¾î¶² ºÐ¾ß³ª ¿ø¸®¸¦ ¾Ë¸é º¸ÀÌ´Â °ÍµéÀÌ ¸¹´Ù. ¹Ù·Î ¼ÒÇÁÆ®¿þ¾î ºÐ¾ßµµ ¸¶Âù°¡Áö´Ù. ¼ÒÇÁÆ®¿þ¾î°¡ ¹«¾ùÀ¸·Î ¾î¶»°Ô ¿òÁ÷ÀÌ´ÂÁö ¾Ë°í ½ÍÀº µ¶ÀÚ¿¡°Ô ÃÖ´ëÇÑ ¿¢±â½º¸¸ °£Ãß·Á ½±°Ô ¼³¸íÇÏ¿´´Ù. ´ëÇ¥ÀûÀÎ ÇÁ·Î¼¼¼­ÀÎ MCUºÎÅÍ ½ÃÀÛÇؼ­ ÄÄÆÄÀÏ·¯°¡ ¹«¾ùÀÎÁö, OSÀÇ ¿ªÇÒÀÌ ¹ºÁö ±×¸®°í Çϵå¿þ¾î¸¦ ¾î¶»°Ô ¼³°èÇÏ°í °³¹ßÇÏ´ÂÁö¸¦ ¹è¿öº¸¸é¼­ ¸¶¹«¸®ÀÌ´Ù. °¢ ÀåÀÇ ÈĹݺο¡ ½Ç½Àµµ Çغ¼ ¼ö ÀÖ°Ô ±¸¼ºÇÏ¿´°í ¿¬½À¹®Á¦¸¦ Ç®¾îº¸¸é¼­ ÀÀ¿ë ´É·Âµµ °®Ãâ ¼ö ÀÖ´Ù.

ÀúÀÚ¼Ò°³

Çϵå¿þ¾î ¿£Áö´Ï¾î·Î ½ÃÀÛÇÏ¿© ÇöÀç´Â ¼ÒÇÁÆ®¿þ¾î ¿£Áö´Ï¾î·Î IT ºÐ¾ß¿¡ ¸ö´ã°í ÀÖ´Ù. ÁÖº¯¿¡¼­ ÈçÈ÷ º¼ ¼ö ÀÖ´Â ¿£Áö´Ï¾îµéó·³ ºÐ¼®Çϱ⸦ ÁÁ¾ÆÇϸç À̾߱⠳ª´©±â¸¦ ÁÁ¾ÆÇÑ´Ù. ÇöÀç ¿Ü±¹°è ±â¾÷ ¿¬±¸¼Ò¿¡¼­ °³¹ß ¾÷¹«¸¦ ¸Ã°í ÀÖÀ¸¸ç ÇÑÀÌÀ½ ¸àÅä·Îµµ È°µ¿ÁßÀÌ´Ù. Àú¼­·Î´Â ¡º½±°Ô Àд Çϵå¿þ¾î&¼ÒÇÁÆ®¿þ¾îÀÇ ¿ø¸®¿Í ±¸Á¶¡»(·ÎµåºÏ, 2013), ¡º¹Ì·¡¸¦ À̲ø IT °úÇÐÀ̾߱⡻(·ÎµåºÏ, 2014), ¡º4Â÷ »ê¾÷Çõ¸íÀ» À̲ø IT °úÇÐÀ̾߱⡻(·ÎµåºÏ, 2017)°¡ ÀÖ´Ù.

¸ñÂ÷

CHAPTER 1 MCU: ÀÓº£µðµå ½Ã½ºÅÛÀÇ »ç·É°ü
1.1 µé¾î°¡¸ç
1.2 MCU: ÃÖ°í ÁöÈÖ°ü
Á¶Á÷ ±¸¼ºµµ
¸í·ÉÀÇ Àü´Þ
1.3 MCUÀÇ ±¸¼º
IC
¹ö½º
¸Þ¸ð¸®
¸Þ¸ð¸® ¸Ê
·¹Áö½ºÅÍ
MMU(Memory Management Unit)
ij½Ã ¸Þ¸ð¸®
Æ丮Æä·²
¸í·É¾î ó¸® ÀåÄ¡
1.4 ±¸Á¶¸¦ ¾Ë¾ÒÀ¸´Ï µ¿ÀÛÀ» ¾Ë¾Æº¸ÀÚ!
¸®¼Â
ÆÐÄ¡(Fetch)
¸í·É¾î Çؼ®(Decode)
¸í·É¾î ½ÇÇà(Execute)
µ¥ÀÌÅÍ ÀúÀå(Write back)
ÆÄÀÌÇÁ¶óÀÎ
ÀÎÅÍ·´Æ®
Æ丮Æä·² Á¦¾î
1.5 °³¹ß ȯ°æ ¸¸µé±â
ADS
ARMulator ¼³Á¤Çϱâ
1.6 »ùÇà ÄÚµù µû¶óÇϱâ
Timer Á¦¾îÇϱâ
½ºÅ¸Æ®¾÷ ÄÚµå
1.7 MCU ÇнÀÀ» ¸¶Ä¡¸ç
¿¬½À¹®Á¦

CHAPTER 2 ÄÄÆÄÀÏ·¯: ÇÁ·Î±×·¥ ÄÚµåÀÇ º¯È¯ µµ±¸
2.1 µé¾î°¡¸ç
2.2 ÄÄÆÄÀÏ·¯: ´É·Â ÁÁÀº Åë¹ø¿ª°¡
±¹°¡ °£ÀÇ ÀÇ»ç¼ÒÅë
Åë¹ø¿ªÀÇ °úÁ¤
2.3 ÇÁ·Î±×·¥ ¾ð¾î¿Í ÄÄÆÄÀÏ·¯
C/C++, JAVA, FORTRAN, BASIC
¾î¼Àºí¸®¾î¿Í ±â°è¾î
RISC vs CISC
IDE
2.4 ÄÄÆÄÀÏ °úÁ¤
´Ü¼øÈ­
³¹¸» ºÐ¼®
ÄÚµå ÃÖÀûÈ­
¸Þ¸ð¸® Å×À̺íÈ­
±¸¹® ºÐ¼®
¾î¼Àºí¸®¾î ¸í·É¾î ġȯ
¾î¼Àºí¸®¾î ¿Ï¼º
±â°è¾î ÄÚµå »ý¼º
2.5 ÄÄÆÄÀÏ·¯ - Á¦´ë·Î ¾Ë°í »ç¿ëÇϱâ
¿ÀºêÁ§Æ® ÄÚµå¿Í ¸µÅ©
Çí»ç ÄÚµå, ¹ÙÀ̳ʸ® ÄÚµå, ELF, AXF
ÃÖÀûÈ­
ÄÚµå ¿µ¿ª°ú µ¥ÀÌÅÍ ¿µ¿ª
¸Ê/¸®½ºÆ® ÆÄÀÏ
½ÃÀÛ À§Ä¡¿Í ¿£Æ®¸® Æ÷ÀÎÆ®
2.6 ÄÄÆÄÀÏ·¯ ÇнÀÀ» ¸¶Ä¡¸ç
¿¬½À¹®Á¦

CHAPTER 3 OS: ½Ã½ºÅÛ °ü¸®ÀÚ
3.1 µé¾î°¡¸ç
3.2 OS: ½Ã½ºÅÛÀÇ ´ëÅë·É
±¹°¡ ¿î¿µ °èȹ
±¹°¡ ¿î¿µ °èȹ¿¡ ÇÊ¿äÇÑ °ü¸®ÀÚµé
3.3 OSÀÇ ±¸Á¶
µå¶óÀ̹ö
Ä¿³Î
¶óÀ̺귯¸®
ÀÀ¿ë ÇÁ·Î±×·¥
3.4 Ä¿³ÎÀÇ ½Ã½ºÅÛ °ü¸®ÀÚµé
¸Þ¸ð¸® °ü¸®ÀÚ
ŽºÅ© °ü¸®ÀÚ
ÆÄÀÏ °ü¸®ÀÚ
À̺¥Æ® °ü¸®ÀÚ
Ä¿³ÎÀÇ Å½ºÅ© °ü¸® ¹æ¹ý
½ºÄÉÁÙ·¯
¼±Á¡Çü ´ë ºñ¼±Á¡Çü
¹®¸Æ ±³È¯
º¸È£ ¸ðµå
3.5 »ùÇà ÄÚµù µû¶óÇϱâ
ÄÄÆÄÀÏ È¯°æ ¼³Á¤
vector.s
init.s
kmain.c
taskmanager.c
handler.c
application.c
°á°ú È®ÀÎ
3.6 OS ÇнÀÀ» ¸¶Ä¡¸ç
¿¬½À¹®Á¦

CHAPTER 4 FPGA: ¿øÇÏ´Â ´ë·Î µðÀÚÀÎÇÏ´Â IC
4.1 µé¾î°¡¸ç
4.2 FPGA: Æ©´× Ä«
4.3 PLD
³í¸® °ÔÀÌÆ®
·ÎÁ÷ ¼¿
SPLD¿Í CPLD
FPGA
4.4 HDL
HDL¿¡ ´ëÇÑ ±âÃÊ Áö½Ä
VerilogHDL
¸ðµâ
ÇÉ ¼³Á¤ ¹× µ¥ÀÌÅÍ Å¸ÀÔ ¼³Á¤
ȸ·ÎÀÇ µ¿ÀÛ Á¶°Ç°ú ¿¬°á
¿¬»êÀÚ ¹× Á¶°Ç¹®
Å×½ºÆ®º¥Ä¡ ÀÛ¼º
4.5 HDLÀ» ÀÌ¿ëÇÑ IC ¼³°è °úÁ¤
ºí·Ïµµ ¼³°è
RTL ¼³°è
Á¦¾à Á¶°Ç
ÇÕ¼º
ÇÕ¼º ÈÄ ½Ã¹Ä·¹À̼Ç
PAR
PAR ÈÄ ½Ã¹Ä·¹À̼Ç
ÃÖÁ¾ À̹ÌÁö(GDSII) »ý¼º
4.6 °³¹ß ȯ°æ ¸¸µé±â
ISE ´Ù¿î·Îµå
Åø ÀÍÈ÷±â
4.7 »ùÇà ÄÚµù µû¶óÇϱâ
·¡Ä¡¿Í Çø³Ç÷Ó
°è»ê±â »ç¾ç¼­
ÀÔ·Âó¸® ºí·Ï
FSM ºí·Ï
¸Þ¸ð¸® ºí·Ï
µðÄÚ´õ ºí·Ï
¿¬»ê ó¸® ºí·Ï
Ãâ·Â ó¸® ºí·Ï
°è»ê±â ¸ðµâÀÇ ±¸Á¶
°è»ê±â ¿¹Á¦ ÀÛ¼º
½Ã¹Ä·¹À̼ÇÇϱâ
4.8 FPGA ÇнÀÀ» ¸¶Ä¡¸ç
°³¹ß °èȹ
»ç¾ç¼­ ÀÛ¼º
ºí·Ïµµ ÀÛ¼º
RTL ÀÛ¼º
RTL ½Ã¹Ä·¹À̼Ç
ÇÕ¼º
PAR
µ¿ÀÛ Å×½ºÆ®
ºí·Ïµµ ¡æ ÄÚµå ¼öÁ¤ ¡æ ½Ã¹Ä·¹ÀÌ¼Ç ¡æ ÇÕ¼º ¡æ PAR ¡æ Å×½ºÆ®
ÆÄ¿îµå¸® ¼±Á¤
°øÁ¤ ¹× ¶óÀ̺귯¸® ¼±ÅÃ
ÇÕ¼º ¹× PAR
Å×ÀԾƿô
Çʸ§ ÀÛ¾÷
¿þÀÌÆÛ °¡°ø
ÆÐÅ°Áö ÀÛ¾÷
Ĩ Å×½ºÆ®
Æò°¡¿ë º¸µå Á¦ÀÛ
±× ¿Ü À̾߱Ⲩ¸®µé
¿¬½À¹®Á¦
ºÎ·Ï A. ¿£Áö´Ï¾îÀÇ »î!
ºÎ·Ï B. ¿¬½À¹®Á¦ ÇØ´ä