ÃÖ±Ù µé¾î, Á¤ºÎ¿¡¼´Â ÇÙ½É ±¹Á¤°úÁ¦·Î ´ëÇÐÀÇ ±³À°Ã¼Á¦¸¦ ±¹°¡Á÷¹«´É·ÂÇ¥ÁØ(NCS : National Competency Standards) ±â¹Ý ±³À°°úÁ¤ ¿î¿µ¿¡ ¿Â ÈûÀ» ½ñ°í ÀÖ´Â ½ÇÁ¤À̸ç, À̸¦ È¿À²ÀûÀ¸·Î ¿î¿µÇϱâ À§Çؼ´Â ±¹°¡Â÷¿ø¿¡¼ Ç¥ÁØÈÇÑ NCS ±â¹Ý ÇнÀ¸ðµâÀÌ ¹Ýµå½Ã ÇÊ¿äÇÕ´Ï´Ù.
ÇнÀ¸ðµâÀº ¼öÇàÁØ°Å¿¡ ÀÇ°ÅÇÏ¿© ÇнÀ¸ñÇ¥, ¿¹ºñÁö½Ä, ¼öÇà³»¿ë, ¼öÇà°úÁ¦ Æò°¡, Çǵå¹éÀ¸·Î ±¸¼ºµÇ¾î ÀÖ¾î¾ß ÇϹǷÎ, ÀÌ ±³Àç´Â ±âÁ¸ ±³À縦 ÇнÀ¸ðµâÀÇ Çü½Ä ¹× ¼öÇàÁØ°Å¿¡ ¸ÂÃç À籸¼ºÇÏ¿´À¸¸ç, ½Ç½À°úÁ¦ÀÇ ´Ù¾ç¼º¿¡ ÁßÁ¡À» µÎ¾î ½Ç½À°úÁ¦¸¦ Ãß°¡ÇÏ¿© ÀçÆíÁýÇÑ °ÍÀ¸·Î ¾ÆÁ÷µµ ¹Ì¹ÌÇÑ ÇüÆíÀÔ´Ï´Ù.
ÃÖ±Ù µé¾î, Àü±â, ÀüÀÚ ¹× Á¤º¸ Åë½Å ºÐ¾ßÀÇ ¹ßÀüÀº ¸Å¿ì ºü¸£°í º¹ÀâÇØÁö°í ÀÖÀ¸¸ç, ¹ÝµµÃ¼ ¹× Çϵå¿þ¾î ¼³°è ±â¼úÀÇ ¹ßÀüÀ¸·Î ±× ÀÀ¿ë ¹üÀ§°¡ ³¯·Î È®ÀåµÇ°í ÀÖ½À´Ï´Ù. ±×¸®°í ȸ·ÎÀÇ º¹Àâµµµµ ºñ¾àÀûÀ¸·Î ´Ã°í ÀÖ¾î À̸¦ ±¸ÇöÇϱâ À§ÇÑ ±â¼úµµ ¸Å¿ì º¹ÀâÇØÁö°í ÀÖ´Â Ãß¼¼ÀÔ´Ï´Ù.
¶ÇÇÑ, µðÁöÅнýºÅÛÀº ¼ÒÇüÈ¿Í °íÁýÀûµµ°¡ ÇʼöÀ̸ç, ÀÌ·¯ÇÑ ¼³°è¸¦ À§ÇØ ÇÏÀ§ÀÇ °ÔÀÌÆ® ·¹º§ºÎÅÍ »óÀ§ÀÇ µ¿ÀÛ ·¹º§±îÁö Çϵå¿þ¾î¸¦ ±â¼úÇÏ°í, ¼³°èÇÒ ¼ö ÀÖ´Â Çϵå¿þ¾î ±â¼ú¾ð¾îÀÎ VHDL(VHSIC Hardware Deion Language)ÀÌ µîÀåÇÏ¿´½À´Ï´Ù. ±×¸®°í, À̸¦ Áö¿øÇØ ÁÙ ¼ö ÀÖ´Â ´Ù¾çÇÑ ¼³°è ToolÀÇ µîÀåÀ¸·Î º¹ÀâÇÑ È¸·Îµµ ü°èÀûÀ¸·Î ¼³°èÇÒ ¼ö ÀÖ°Ô µÇ¾ú½À´Ï´Ù. ±×¸®ÇÏ¿© VHDLÀº IT °ü·ÃºÐ¾ß ¾÷ü¿¡¼ ÇлýµéÀÌ ½ÀµæÇؾßÇÒ Áö½Ä ¶Ç´Â ±â´ÉÀ¸·Î °¡Àå ¸¹ÀÌ ¿ä±¸ÇÏ´Â °Íµé ÁßÀÇ ÇϳªÀÔ´Ï´Ù.
µû¶ó¼, ÀÌ ±³Àç´Â VHDLÀ» ÀÌ¿ëÇÑ FPGA ¼³°è±â¼úÀ» ½ÀµæÇÏ°íÀÚ ÇÏ´Â ¸¹Àº ºÐµé¿¡°Ô ÀÛÀ¸³ª¸¶ µµ¿òÀ» ÁÖ°íÀÚ ¢ß¿¥ÇÇ¿¡ÇÁÅ×Å©»ç°¡ µðÁöÅнýºÅÛ ¼³°è¿¡ ´ëÇÑ ½Ç½À±³À° ¹× Àϼ± »ê¾÷ÇöÀå¿¡¼µµ ±â¼úÀÚµéÀÌ µðÀÚÀÎÇÑ ¼³°è¸¦ ¹Ù·Î EmulationÇØ º¼ ¼ö ÀÖµµ·Ï Á¦ÀÛÇÑ ASIC Training KitÀÎ MPF-FPGA-SP6À» »ç¿ëÇÏ¿© ½Ç½ÀÇϵµ·Ï Àú¼úÇÏ¿´½À´Ï´Ù. À̷п¡ ´ëÇؼ ³Ê¹« ¸¹Àº °ÍÀ» ¼³¸íÇϱ⺸´Ù´Â ½Ç½À¿¹Á¦¸¦ ÅëÇÏ¿© ´Ü°èÀûÀ¸·Î VHDLÀÇ ¹®¹ýÀ» ÀÌÇØÇÏ°í, È°¿ëÇÒ ¼ö ÀÖµµ·Ï ±¸¼ºÇÏ¿´À¸¸ç, º» ±³Àç¿¡¼ »ç¿ëÇÏ´Â ¼³°è ToolÀº Xilinx»ç¿¡¼ Á¦°øÇÏ´Â ¡°ISE Design Tool¡±À» ÀÌ¿ëÇÏ¿© ½Ã¹Ä·¹À̼Ǹ¸À¸·Îµµ ¼³°èÇÑ °á°ú¸¦ °ËÁõÇÒ ¼ö ÀÖµµ·Ï ±¸¼ºÇÏ¿´½À´Ï´Ù. ±×¸®ÇÏ¿© ÀÌ Ã¥À» óÀ½ºÎÅÍ ³¡±îÁö ÀÍÈ÷°í ³ª¸é VHDLÀ» ÀÌ¿ëÇÏ¿© »ç¿ëÀÚ ÀÚ½ÅÀÌ ÀǵµÇÑ ±â´ÉµéÀ» °®Ãá µðÁöÅÐ ½Ã½ºÅÛÀ» ½±°Ô ¼³°èÇÒ ¼ö ÀÖÀ» °ÍÀÔ´Ï´Ù.
ºÎµð ÀÌ ÇÑ ±ÇÀÇ Ã¥ÀÌ ¹è¿ì°íÀÚÇÏ´Â ¿©·¯ºÐÀÇ ±æÀâÀÌ°¡ µÇ±â¸¦ °£ÀýÈ÷ ¹Ù¶ó¸ç, ³¡À¸·Î, º» ½ÇÇè °¡¿îµ¥¿¡´Â ¹«¸®ÇÑ Ç®ÀÌ°¡ ¾øÁö ¾ÊÀ» °ÍÀ̳ª, µ¿ÇÐ ¼±¹è ¹× µ¿·á ¿©·¯ºÐÀÇ ¸¹Àº ÁöÀû°ú Æí´ÞÀ» ¹Ù¶ø´Ï´Ù. ªÀº ±â°£ÀÓ¿¡µµ ºÒ±¸ÇÏ°í ÀÌ Ã¥ÀÇ ÃâÆÇÀ» À§ÇÏ¿© Á¤¼ºÀ» ´ÙÇØ ÁֽŠº¹µÎÃâÆÇ»çÀÇ ¼Û±¤Çå »çÀå´Ô°ú ÆíÁýÀÚ ¿©·¯ºÐ²² °¨»çµå¸³´Ï´Ù. ¸¶Áö¸·À¸·Î µðÁöÅÐ ½Ã½ºÅÛ ¼³°è ±â¼úÀ» ÇÊ¿ä·Î ÇÏ´Â °øÇеµ ¹× ÇöÀå ±â¼úÀڵ鿡°Ô ¹Ì·ÂÇϳª¸¶ µµ¿òÀÌ µÇ±â¸¦ °£ÀýÈ÷ ¹Ù¶ø´Ï´Ù.
îÊíº ¾¸
ÇнÀ 01 / VHDL À̶õ ?
1.1 VHDLÀÇ Æ¯Â¡
1.1.1 VHDLÀÇ ÀåÁ¡
1.1.2 VHDLÀÇ ¹®Á¦Á¡
1.2 VHDL ¼³°è
1.2.1 VHDL·Î ȸ·Î ±¸Çö
1.2.2 VHDLÀÇ ÇÕ¼º
1.2.3 ¹èÄ¡ ¹× ¹è¼±
1.2.4 VHDLÀÇ ½Ã¹Ä·¹À̼Ç
1.3 VHDL ±âÃÊ ¹× ¹®Àå ±¸¼º
1.3.1 VHDLÀÇ ½Äº°¾î
1.3.2 VHDLÀÇ ¿¹¾à¾î
1.4 VHDL ¼³°è ±¸Á¶
1.4.1 VHDL¿¡¼ »ç¿ëÇÏ´Â ¶óÀ̺귯¸® ¹× ÆÐÅ°Áö
1.4.2 Entity ¼±¾ð
1.4.3 Archtecture
1.4.4 ¿¬»êÀÚ
1.4.5 µ¥ÀÌÅÍ °´Ã¼Çü
ÇнÀ 02 / ½Ç½ÀÀåºñ ¹× VHDL ¼³°èµµ±¸ »ç¿ë¹ý
2.1 ½Ç½ÀÀåÄ¡
2.2 VHDL ¼³°èµµ±¸ »ç¿ë¹ý
2.2.1 Xilinx ISE Design Suite µû¶óÇϱâ
ÇнÀ 03 / 2-ÀÔ·Â ³í¸®°ÔÀÌÆ® ¼³°è
3.1 2-ÀÔ·Â ³í¸®°ÔÀÌÆ®
3.2 VHDL ¹®¹ý
3.2.1 process¹®
3.2.2 if¢¦then¢¦else ¹®
3.2.3 Component ¹®
3.2.4 ´ë±â¹® (wait ¹®)
ÇнÀ 04 / 3-ÀÔ·Â ³í¸®°ÔÀÌÆ® ¼³°è
4.1 3-ÀÔ·Â ³í¸®°ÔÀÌÆ®
4.2 VHDL ¹®¹ý
4.2.1 ¼±ÅÃÀû º´Çà 󸮹®
4.2.2 Á¶°ÇÀû º´Çà 󸮹®
4.2.3 ¡°with¢¦select¢¦when ¹®¡±°ú ¡°when¢¦else ¹®¡±ÀÇ ºñ±³
ÇнÀ 05 / 3-»óÅ ³í¸®°ÔÀÌÆ® ¼³°è
5.1 3-½ºÅ×ÀÌÆ® ¹öÆÛ ¹× ÀιöÅÍ
5.2 VHDL ¹®¹ý
ÇнÀ 06 / BCD-3ÃÊ°ú Äڵ庯ȯ±â ¼³°è
6.1 BCD-3ÃÊ°ú ÄÚµå
6.2 VHDL ¹®¹ý
ÇнÀ 07 / ¿¬»êȸ·Î ¼³°è
7.1 °¡?°¨»ê±â
7.1.1 ¹Ý?°¡»ê±â
7.1.2 Àü?°¡»ê±â
7.1.3 Àü?°¡°¨»ê±â
7.2 4ºñÆ® º´·Ä °¡»ê±â ¼³°è
ÇнÀ 08 / Å©±â ºñ±³±â ¼³°è
8.1 Å©±â ºñ±³±â
8.1.1 1ºñÆ® Å©±â ºñ±³±â
8.1.2 NºñÆ® Å©±â ºñ±³±â
8.2 Æи®Æ¼ ¹ß»ý±â ¹× °Ë»ç±â
8.2.1 4ºñÆ® Æи®Æ¼ ¹ß»ý±â
8.2.2 4ºñÆ® Æи®Æ¼ °Ë»ç±â
8.3 VHDL ¹®¹ý
8.3.1 ´Ü¾ð¹®(¡°Assert ¹®¡±)
8.3.2 »ý¼º¹®(¡°for¢¦generate ¹®¡±)
8.3.3 Sub Program
ÇнÀ 09 / µðÄÚ´õ/ÀÎÄÚ´õ ¼³°è
9.1 3?8 µðÄÚ´õ
9.2 BCD-7¼¼±×¸ÕÆ® µðÄÚ´õ
9.3 ÀÎÄÚ´õ ¼³°è
ÇнÀ 10 / ¸ÖƼÇ÷º¼ ¼³°è
ÇнÀ 11 / Çø³ÇÃ·Ó ¼³°è
11.1 RS ·¡Ä¡
11.2 °¢Á¾ Çø³Ç÷Ó
11.3 VHDL¿¡¼ Çø³ÇÃ·Ó ¼³°è¹æ¹ý
ÇнÀ 12 / Ä«¿îÅÍ ¼³°è
12.1 Ä«¿îÅÍ
12.2 ½ÅÈ£ ÇÒ´ç¹®
ÇнÀ 13 / ·¹Áö½ºÅÍ ¼³°è
ÇнÀ 14 / ½ºÅ×ÀÌÆ® ¸Ó½ÅÀ» ÀÌ¿ëÇÑ ¼³°è
14.1 ½ºÅ×ÀÌÆ® ¸Ó½Å
14.2 »óŵµ, »óÅÂÇ¥¶õ?
14.3 VHDLÀ» ÀÌ¿ëÇÑ ½ºÅ×ÀÌÆ® ¸Ó½Å Ç¥Çö
ÇнÀ 15 / ¶óÀ̺귯¸®¿Í ÆÐÅ°Áö »ý¼ºÇϱâ
15.1 ¶óÀ̺귯¸®
15.2 ÆÐÅ°Áö
15.3 ±¸¼º
ÇнÀ 16 / LED Ç¥½Ã±â ¹× Å° ¸ÅÆ®¸¯½º ½ºÄµ
16.1 LED ¼øÂ÷ Á¡µîÇϱâ
16.2 7-¼¼±×¸ÕÆ® µ¿Àû µð½ºÇ÷¹ÀÌ ¹æ¹ý
ÇнÀ 17 / ±³Åë½ÅÈ£µî Á¦¾î±â ¼³°è
ÇнÀ 18 / µðÁöÅÐ ½Ã°è ¼³°è
ÇнÀ 19 / ij¸¯ÅÍ LCD/RGB LED Á¦¾î±â
19.1 ij¸¯ÅÍ LCD
19.2 RGB LED Á¦¾î
ÇнÀ 20 / ½ºÅܸðÅÍ ¹× DC¸ðÅÍ Á¦¾î±â ¼³°è
20.1 ½ºÅÜ ¸ðÅÍ
20.1.1 ½ºÅÜ ¸ðÅÍ µ¿ÀÛ ¹æ¹ý
20.1.2 ½ºÅÜ ¸ðÅÍÀÇ »ç¾ç
20.1.3 ½ºÅÜ ¸ðÅÍ µå¶óÀ̹ö
20.2 DC ¸ðÅÍ
ÇнÀ 21 / DAC ¼³°è
ÇнÀ 22 / Àü¾Ð°è ¹× ¿Âµµ°è ¸¸µé±â
ÇнÀ 23 / EEPROM Àбâ/¾²±â
ÇнÀ 24 / µ¥ÀÌÅÍ Åë½Å ¼³°è