Digital 회로설계는 어느 정도의 논리적인 사고능력만 있으면 사전 지식이 많지 않아도 누구나 접근이 가능한 분야이다. 이 교재는 Verilog HDL을 사용하여 Digital 회로설계를 하기 위해 필수적으로 알아야 할 내용들을 소개하는 것에서부터 시작하여, 설계해야 할 내용에 대한 기능을 정의하고, 회로를 설계하여 Hardware로 구현하는 Digital 회로설계의 모든 과정을 충실하게 학습할 수 있도록 기획되었다.

Verilog HDL은 Digital회로를 구현하기 위해 고안된 Programming 언어체계인데, 구현할 대상인 Digital회로의 특성에 맞도록 문법체계가 형성되어 있다. Verilog HDL은 And Gate나 D Flip Flop, Counter등의 Digital회로를 구현함에 목적이 있다는 점에서 구현할 대상이 컴퓨터 환경인 C언어나 다른 Programming 언어와는 구별되는 특징을 갖는다.

본 교재는 단순히 Verilog HDL의 문법을 소개하거나, XILINX VIVADO Tool에 대한 사용법을 알려주는 단계를 넘어서 Digital회로를 설계하는 방법을 익힘으로써, 스스로 Verilog HDL을 사용하여 Digital 회로를 설계하고 구현하는 능력을 육성함에 중점을 두고 기획된 교재이다. 이 교재를 따라 충실하게 학습하고 나면, Digital 회로로 구현해 보고 싶은 기능이 생각났을 때 어떤 과정을 거쳐서 Digital Hardware로 제작할 것인가에 대해 스스로 접근할 수 있는 능력을 갖추게 될 것이다.

JiOS 대표

PART 1. Digital 회로설계를 시작하기 위해 필요한 지식들
제1과 Digital 회로설계를 시작하기 위한 사전학습
1.1 Analog신호와 Digital신호 이해하기
1.2 Digital 회로 기초
1.3 Digital 회로 설계 개요

PART 2. Verilog HDL로 설계하기
제2과 Verilog HDL 학습 1 : VIVADO Tool을 활용한 설계 과정 익히기
2.1 〈2 Input AND Gate〉구현을 위한 Verilog HDL 학습
2.2 〈2 Input AND Gate〉구현을 위한 VIVADO Tool 실습
제3과 Verilog HDL 학습 2 : 조합회로1 (Gate, Multiplexer)
3.1 Gate, Multiplexer 구현을 위한 Verilog HDL 학습
3.2 Gate, Multiplexer 구현을 위한 Verilog HDL 실습
제4과 Verilog HDL 학습 3 : 조합회로2 (산술연산), 계층구조
4.1 산술연산과 7 Segment Decoder 구현을 위한 Verilog HDL 학습
4.2 산술연산과 7 Segment Decoder 구현을 위한 Verilog HDL 실습
제5과 Verilog HDL 학습 4 : 순차회로 (D-F/F, Register, Counter)
5.1 순차회로 설계를 위한 Verilog HDL 학습
5.2 순차회로 설계를 위한 Verilog HDL 실습

PART 3. Verilog HDL로 구현하기
제6과 실습장비 Hardware 익히기 1: LED, 7 Segment
6.1 Tact Switch와 LED 표시 실습
6.2 Rotary Switch와 LED 표시 실습
6.3 Counter값 LED로 표시하기 실습
6.4 Seven Segment 표시하기 실습
제7과 실습장비 Hardware 익히기 2: Key matrix
7.1 Key Scan 제어회로 설계하기
7.2 Key Value Assign 회로 설계하기
7.3 8 digit BCD data 생성 회로 설계하기
7.4 8 digit segment control 회로 설계하기
7.5 Key Matrix Display 회로에 대한 Top Module 구성하기
7.6 Key Matrix Display회로에 대한 Hardware Test
7.7 VIVADO lntegrated Logic Analyzer를 활용한 Hardware Test

PART 4. 설계 Project 수행하기(과제에 대한 개념 정의부터 설계, 구현, 검증까지)
제8과 Project 1 : Stop Watch
8.1 Key Control Module에 대한 설계
8.2 Counter Module에 대한 설계
8.3 Hexa to BCD 변환 Module에 대한 설계
8.4 BCD to 7 Segment 변환 Module에 대한 설계
8.5 Stop Watch Top Module에 대한 설계 및 보드 Test
제9과 Project 2 : UART
9.1 UART 송신 모듈 설계
9.2 UART 수신 모듈 설계
9.3 UART 통신을 활용한 Data 송수신의 응용
9.4 UART 통신 Test를 위한 고려
9.5 UART 송수신 회로에 대한 Hardware Test
제10과 Project 3 : 4칙 연산 계산기
10.1 4칙 연산 계산기 개요
제11과 Project 4 : Alarm기능 시계
11.1 Alarm기능 시계 개요
제12과 후속 학습을 위한 안내

부록 1 Xilinx VIVADO Tool 설치하기
부록 2 Xilinx LUT(Look Up Table) 이해하기
부록 3 FPGA와 MICOM
부록 4 실습장비 JFK-100A Board 활용을 위한 자료
부록 5 양방향 입출력 Port 구현을 위한 Verilog HDL
부록 6 Flash Memory로 Booting하기
부록 7 개발문서 정리하기
부록 8 XILINX IP 활용하기
부록 9 Error Message 추적하기
부록 10 begin ~ end의 활용하기
부록 11 Timing Simulation
부록 12 Global Buffer 활용하기