¡ºFPGA ½Ã½ºÅÛ ¼³°è ¹× ÀÀ¿ë¡»Àº FPGA ½Ã½ºÅÛ ¼³°è ¹× ÀÀ¿ëÀ» ¹è¿ï ¼ö ÀÖ´Â ±³ÀçÀÌ´Ù. µðÁöÅРȸ·Î ¼³°èÈ ¼ÒÀÚ, ÇÁ·Î¼¼¼ ½Ã½ºÅÛÀ» À§ÇÑ LCD Controller ±¸Çö, ¸®´ª½º¸¦ À§ÇÑ Nios ¥± ÇÁ·Î¼¼¼ ½Ã½ºÅÛÀÇ Çϵå¿þ¾î ¼³°è µî ´Ù¾çÇÑ ³»¿ëÀ» ´Ù·ç°í ÀÖ´Ù. »çÁø°ú Ç¥ µîÀ» ÀÌ¿ëÇÏ¿© ³»¿ëÀ» ½±°Ô ÀÌÇØÇÒ ¼ö ÀÖµµ·Ï ¹è·ÁÇß´Ù.
1Àå µðÁöÅРȸ·Î ¼³°èÈ ¼ÒÀÚ
2Àå Verilog HDLÀÇ ¼Ò°³
3Àå FPGA ½Ã½ºÅÛ ¼³°èÀÇ °³¿ä
4Àå Nios ¥± ÇÁ·Î¼¼¼ ½Ã½ºÅÛ ¼³°è ¹× ÀÀ¿ë
5Àå Nios ¥± ÇÁ·Î¼¼¼ ½Ã½ºÅÛÀ» À§ÇÑ LCD Controller ±¸Çö
6Àå ¸®´ª½º¸¦ À§ÇÑ Nios ¥± ÇÁ·Î¼¼¼ ½Ã½ºÅÛÀÇ Çϵå¿þ¾î ¼³°è
7Àå ¸®´ª½º Ä¿³Î °³¿ä ¹× Ä¿³Î Æ÷ÆÃ
8Àå ½Ã½ºÅÛ È£Ãâ
9Àå ¸®´ª½º µð¹ÙÀ̽º µå¶óÀ̹ö °³¿ä
10Àå ¸®´ª½º µð¹ÙÀ̽º µå¶óÀ̹ö ÀÀ¿ë
11Àå FrameBuffer µå¶óÀ̹ö ±¸Çö ¹× ÀÀ¿ë
ºÎ·Ï