디지털 분야는 본격적인 ICT 시대를 맞이하여 전자?전기?통신?자동제어?계측?반도체?컴퓨터 및 이동통신 등 산업분야에 종사하는 분들과 학생들이 익혀야 할 매우 중요한 기초과목입니다.

‘디지털 논리 설계’는 산업체에 몸담고 있는 인사들과 산업체 근무 경험이 풍부한 교수진들을 중심으로 다수의 원서를 참조하여 집필하였습니다. 또한 필자들이 여러 해 동안 강의한 내용과 산업체 경험을 바탕으로 하여 집필하였습니다.

21세기 현재, 대학에서 가르치고 있는 디지털 분야의 교육내용은 과거와 별 차이가 없는 것 같습니다. 그동안 집적회로 기술의 발전으로 다양한 IC(integrated circuit)들이 만들어져 시스템 설계(system design)에 많이 응용되고 사용되고 있으나, 기존의 디지털 관련 교재들은 그 내용들을 포함하지 못하는 면이 있습니다. 그래서 가능한 최신 기술들을 알기 쉽게 이해할 수 있도록 본 저서에 첨가하였으나 그럼에도 부족한 점이 많으리라 생각합니다.

이 책은 대학생들을 대상으로 한 책입니다. 그러나 산업체 실무자들이 학습하기에 필요한 내용들도 첨부되어 있어 학습하는 데 부족함이 없으리라 생각됩니다. 또한 이 책은 디지털의 기본 개념과 디지털 회로를 설계할 수 있는 입문서이며, 기초 이론을 바탕으로 하여 실제 IC를 사용한 디지털 시스템 설계가 가능하도록 디지털 응용 분야에 대해서 집중적으로 많은 이론들을 첨부하여 편찬하였습니다.

이 책의 각 장 내용을 요약하여 설명하겠습니다.

제1장은 계산의 역사를 소개하고 디지털 시스템을 설명하였습니다. 또한 여러 가지의 수체계를 익히고 디지털에서 사용하는 2진수를 설명하였습니다.
제2장은 부울대수의 기본적인 원리와 디지털 시스템 설계에 사용되는 기본 논리게이트들을 설명하였습니다.
제3장은 디지털 논리 설계를 간략하게 할 수 있는 간략화 방법을 배울 수 있습니다.
제4장은 조합논리회로 설계의 기본이 되는 산술회로, 코드변환기 등을 익히고 조합논리회로 설계 및 해석 방법을 배울 수 있습니다.
제5장은 MSI/LSI 급의 IC를 사용하여 조합논리회로를 실제로 구현하는 방법을,
제6장은 순차논리회로 설계의 기본이 되는 플립플롭과 순차논리회로 설계과정을,
제7장은 순차논리회로의 기본 구성인 레지스터 및 카운터를,
제8장은 동기식 순차논리회로를 설계하는 과정을 보기 응용회로를 중심으로 배울 수 있으며,
제9장은 PLD 소자와 PLD를 이용한 실제 응용에 대해서 배울 수 있습니다.

또한 이 책은 1학기 또는 2학기에 걸쳐서 강의가 가능하도록 다음과 같이 구성하였습니다. 1학기 과정은 디지털 논리회로 설계 위주로 학습이 가능하며, 2학기 과정은 디지털 논리회로 설계와 더불어 디지털 응용 분야를 학습합니다.

■ 1학기 과정

디지털 논리회로 설계(digital logic design) 위주로 다음 장들을 학습합니다.

제1장 디지털 시스템과 수체계
제2장 부울대수와 논리게이트
제3장 부울식의 간략화
제4장 조합논리회로
제5장 조합논리회로 설계 - MSI/LSI
제6장 순차논리회로
제7장 레지스터와 카운터 설계

15내지 16주에 걸쳐서 학습이 가능하며 필요에 따라서 제8장 순차논리회로 설계 부분을 공부할 수 있습니다.

■ 2학기 과정

디지털 논리회로 설계 분야와 더불어 디지털 응용(digital application) 분야를 학습합니다.

- 첫 번째 학기
제1장 디지털 시스템과 수체계
제2장 부울대수와 논리게이트
제3장 부울식의 간략화
제4장 조합논리회로
제5장 조합논리회로 설계 - MSI/LSI

- 두 번째 학기
제6장 순차논리회로
제7장 레지스터와 카운터 설계
제8장 동기식 순차논리회로 설계
제9장 PLD 설계

이상으로 이 책의 내용과 학습방법을 소개하였습니다. 많은 내용들을 포함하다보니 필자들의 부족함으로 인해 오류와 수정 및 보완해야 할 부분이 있으리라 생각합니다. 독자 여러분께 많은 지도 편달을 부탁드리며 본 교재와 관련하여 문의사항이 있을 경우 E-mail 주소(yspark@ok.ac.kr)로 연락주시면 성심 성의껏 답해드리겠습니다.

제1장 디지털 시스템과 수체계
1.1 계수(셈)와 계산 그리고 컴퓨터의 역사
1.2 디지털 시스템
1.3 수체계
1.3.1 수체계
1.3.2 10진수
1.3.3 일반적인 자릿수를 갖는 수체계
1.3.4 2진수
1.3.5 8진수
1.3.6 16진수

1.4 2진수 연산
1.4.1 2진수 사칙연산
1.4.2 보수
1.4.3 부호를 갖는 2진수

1.5 코드
1.5.1 2진 코드
1.5.2 10진 코드
1.5.3 오류 검출 코드
1.5.4 그레이 코드
1.5.5 ASCII 코드
1.5.6 유니 코드
1.5.7 한글 코드

1.6 요약
1.7 연습문제

제2장 부울대수와 논리게이트
2.1 논리신호
2.2 기본 논리함수
2.2.1 NOT 게이트(INV 게이트)
2.2.2 AND 게이트
2.2.3 OR 게이트

2.3 부울대수
2.3.1 부울대수의 공리
2.3.2 부울대수 사용
2.3.3 부울법칙
2.3.4 쌍대성
2.3.5 드모르강 정리

2.4 만능 게이트 : NAND 게이트와 NOR 게이트
2.4.1 NAND 게이트
2.4.2 NOR 게이트
2.4.3 만능 게이트의 사용 이유

2.5 기타 게이트
2.5.1 XOR 게이트
2.5.2 XNOR 게이트
2.5.3 버퍼 게이트
2.5.4 교환적인 부울식

2.6 부울식의 구현
2.6.1 곱의 합 식
2.6.2 합의 곱 식
2.6.3 CSOP와 CPOS 사이의 변환
2.6.4 부울식 구현
2.6.5 대체 구현
2.6.6 다단계 구현
2.6.7 전등 논리회로 설계

2.7 게이트 회로 설계
2.7.1 TTL IC
2.7.2 MOS IC

2.8 요약
2.9 연습문제

제3장 부울식의 간략화
3.1 부울식의 대수적 간략화
3.1.1 그룹화 후의 부울정리 적용
3.1.2 표준형 확장
3.1.3 드모르강 정리 사용

3.2 배치도
3.3 카르노맵
3.3.1 2변수 카르노맵과 3변수 카르노맵
3.3.2 간략화 기법
3.3.3 4변수 카르노맵
3.3.4 필수주항을 이용한 최상의 간략화
3.3.5 비표준형 부울식의 카르노맵
3.3.6 무시항을 갖는 부울식의 카르노맵
3.3.7 카르노맵에서 0을 사용한 간략화
3.3.8 다중출력 간략화
3.3.9 대규모 카르노맵

3.4 테이블 방법
3.4.1 간략화 원리와 방법
3.4.2 무시항 조건이 있는 경우

3.5 요약
3.6 연습문제


제4장 조합논리회로
4.1 조합논리회로 개념과 설계 과정
4.1.1 조합논리회로 개념
4.1.2 조합논리회로 설계 과정

4.2 산술회로
4.2.1 가산기
4.2.2 감산기

4.3 코드변환기
4.3.1 BCD-3초과 코드변환기
4.3.2 그레이-2진 코드변환기
4.3.3 2진-그레이 코드변환기
4.3.4 BCD-7 세그먼트 코드변환기

4.4 패리티 회로
4.4.1 패리티 발생기
4.4.2 패리티 검사기

4.5 논리 응용 회로
4.5.1 3입력 다수결기
4.5.2 경로할당기
4.5.3 제곱기

4.6 다단계 NAND 논리도
4.6.1 부울식 구현
4.6.2 분석 과정

4.7 다단계 NOR 논리도
4.7.1 부울식 구현
4.7.2 분석 과정

4.8 요약
4.9 연습문제


제5장 조합논리회로 설계-MSI, LSI
5.1 MSI/LSI 조합논리회로
5.2 2진가산기와 2진감산기
5.2.1 2진가산기
5.2.2 2진감산기
5.2.3 2진가감산기
5.2.4 BCD 가산기
5.2.5 캐리 룩어해드 가산기

5.3 곱셈기
5.4 크기 비교기
5.5 디코더와 인코더
5.5.1 디코더
5.5.2 인코더
5.5.3 디코더/디멀티플렉서

5.6 멀티플렉서
5.6.1 2×1 MUX
5.6.2 4×1 MUX
5.6.3 8×1 MUX
5.6.4 부울식 구현
5.6.5 멀티플렉서 IC
5.6.6 멀티플렉서와 디코더 비교

5.7 ROM
5.7.1 ROM 프로그래밍
5.7.2 ROM을 이용한 조합논리회로 설계
5.7.3 ROM 형식

5.8 산술논리연산장치(ALU) 설계
5.8.1 산술연산회로
5.8.2 논리연산회로
5.8.3 산술연산회로와 논리연산회로의 결합
5.8.4 ALU(arithmetic logic unit) 설계

5.9 요약
5.10 연습문제


제6장 순차논리회로
6.1 순차논리회로의 기본 개념
6.1.1 메모리 기능
6.1.2 순차논리회로의 종류
6.1.3 게이트 지연
6.1.4 피드백 구조의 논리회로
6.1.5 게이트를 이용한 메모리 설계
6.1.6 RS 래치

6.2 플립플롭
6.2.1 RS 플립플롭(RS F/F)
6.2.2 D 플립플롭(D F/F)
6.2.3 JK 플립플롭(JK F/F)
6.2.4 T 플립플롭(T F/F)
6.2.5 비동기 입력

6.3 동기식 순차논리회로
6.3.1 상태표
6.3.2 상태도
6.3.3 상태식
6.3.4 플립플롭 입력함수와 출력함수
6.3.5 여기표
6.3.6 상태 간략화
6.3.7 상태 배정
6.3.8 동기식 순차논리회로의 설계

6.4 요약
6.5 연습문제

제7장 레지스터 및 카운터 설계
7.1 레지스터
7.1.1 데이터 레지스터
7.1.2 시프트 레지스터

7.2 카운터
7.2.1 2진카운터
7.2.2 리플카운터

7.3 요약
7.4 연습문제


제8장 동기식 순차논리회로 설계
8.1 동기식 순차논리회로 모델
8.2 동기식 순차논리회로 설계387
8.2.1 두 가지 순차를 갖는 코드카운터(무어모델을 사용)
8.2.2 무어모델을 사용한 순차검출기 설계
8.2.3 밀리모델을 사용한 순차검출기 설계
8.2.4 상태최소화
8.2.5 천이표현을 사용하는 상태도
8.2.6 불완전하게 지정된 시스템
8.2.7 One-hot 배정

8.3 요약
8.4 연습문제


제9장 PLD 설계
9.1 PLD
9.2 조합논리 PLD
9.2.1 PLA
9.2.2 PAL

9.3 순차논리 PLD
9.3.1 레지스터 PLD
9.3.2 매크로셀

9.4 PLD 프로그래밍 툴
9.4.1 ABEL 소스 파일 구조
9.4.2 조합논리함수
9.4.3 순차논리함수

9.5 요약
9.6 연습문제